Дипломы, курсовые, рефераты, контрольные...
Срочная помощь в учёбе

Каскадирование запоминающих устройств

РефератПомощь в написанииУзнать стоимостьмоей работы

Старшие разряды А3, А2 адресного кода активизируют один из выходов дешифратора, устанавливая на нем уровень логического нуля. Если, например, активным является выход 2, то на вход ДАМ-2 поступает сигнал С5 = 0 и в зависимости от значения сигнала XV/Я происходит запись или считывание данных в ячейку памяти ДАМ-2, определяемую младшими разрядами А, А0 адресного кода. Так как на входы других ЗУ… Читать ещё >

Каскадирование запоминающих устройств (реферат, курсовая, диплом, контрольная)

Известны два основных способа увеличения емкости памяти ЗУ: способ наращиваемой разрядности хранимого слова и способ наращиваемого числа хранимых слов.

Структурно-функциональная организация ЗУ с наращиваемой разрядностью хранимого слова. При этом способе каскадирования ЗУ необходимо:

  • • соединить друг с другом адресные входы, входы выбора микросхемы и входы записи/считывания всех К каскадируемых ЗУ;
  • • объединить все выходы ЗУ в шину данных с числом линий (разрядов), равным К х N. где Лг— число разрядов в слове каскадируемого ЗУ.

В качестве примера на рис. 11.8 изображена схема ЗУ, полученная при каскадировании устройств с однокоординатной адресацией, изображенных на рис. 11.1. Построенное ЗУ имеет организацию памяти 4×16.

Структурно-функциональная организация ОЗУ с наращиваемой разрядностью хранимого слова.

Рис. 11.8. Структурно-функциональная организация ОЗУ с наращиваемой разрядностью хранимого слова.

Структурно-функциональная организация ЗУ с наращиваемым числом хранимых слов. Для реализации этого способа каскадирования ЗУ необходимо располагать по крайней мере одним дешифратором. Кроме того, ЗУ должны иметь не менее одного входа выбора микросхемы.

Принцип наращивания числа хранимых слов рассмотрим на примере схемы, изображенной на рис. 11.1. В ее состав входят:

  • • дешифратор 1)С 2X4;
  • • четыре оперативных запоминающих устройства ДАМ-0 ЯЛМ-З, построенные, но схеме на рис. 11.9. Одноименные адресные входы Ар А0 и входы записи/считывания ХУ/Я. всех ЗУ соединены друг с другом. Входы выбора микросхемы С5 запоминающих устройств Л4М-0 — ДАМ-3 соединены соответственно с выходами дешифратора 0 — 3.

Старшие разряды А3, А2 адресного кода активизируют один из выходов дешифратора, устанавливая на нем уровень логического нуля. Если, например, активным является выход 2, то на вход ДАМ-2 поступает сигнал С5 = 0 и в зависимости от значения сигнала XV/Я происходит запись или считывание данных в ячейку памяти ДАМ-2, определяемую младшими разрядами А, А0 адресного кода. Так как на входы других ЗУ поступает сигнал С5 = 1, они находятся в нерабочем состоянии.

Структурно-функциональная организация ОЗУ с наращиваемым числом хранимых слов при использовании одного дешифратора.

Рис. 11.9. Структурно-функциональная организация ОЗУ с наращиваемым числом хранимых слов при использовании одного дешифратора.

Показать весь текст
Заполнить форму текущей работой